基于高k柵介質的Ⅲ-Ⅴ族化合物半導體MOS器件研究.pdf

1、基于Si的互補型金屬氧化物半導體(Complementary Metal OxideSemiconductor，CMOS)器件跟隨摩爾定律不斷的按比例縮小已有幾十載。隨著單元內晶體管的集成度及工作頻率越來越高，器件功耗密度開始成為一個越來越重要的問題。功耗限制將是未來晶體管技術需要考慮的主要因素之一。理論上功耗密度主要取決于電源電壓。隨著基于Si的CMOS技術越來越不能滿足未來晶體管的技術發展要求，科研界和工業界正在研究通過采用高載流子

2、傳輸特性的材料，實現低電源電壓，即低功耗高性能器件。在這一系列的非Si CMOS技術中Ⅲ-Ⅴ族CMOS技術是最有希望解決這一問題的途徑之一。因而對Ⅲ-Ⅴ族CMOS技術的研究具有非常重要的現實應用意義。
　　 論文緊接著回顧了Ⅲ-Ⅴ族MOS技術的完整發展史。由于長久以來在Ⅲ-Ⅴ族化合物半導體表面生長高質量柵氧化層存在著種種困難，所以，在某種程度上Ⅲ-Ⅴ族MOS技術的發展史也可以說是Ⅲ-Ⅴ族材料上生長柵氧工藝技術的發展史。因此，本文

3、特別強調由于原子層淀積(Atomic Layer Deposition，ALD)技術的出現，解決了Ⅲ-Ⅴ族化合物半導體上高介電常數(high-k)柵氧介質的生長問題。從某種意義上說，ALD技術是Ⅲ-Ⅴ族MOS技術發展史中里程碑式的進步。另外，論文還對其理論模型的發展主要是柵氧和半導體之間界面特性物理模型的發展進行了補充調研。在科學調研的基礎上，論文分析提出了Ⅲ-Ⅴ族MOS技術工業應用面臨的主要問題。并針對各類Ⅲ-Ⅴ族MOS器件可靠性和Ⅲ

4、-Ⅴ族PMOS技術深入地展開討論和研究。
　　 實驗工作首先從目前Ⅲ-Ⅴ族CMOS技術中最具競爭力的課題--high－k/InGaAs系統展開。在大量文獻調研的基礎上，總結了high-k/InGaAs NMOSFETs上存在的主要問題：積累區電容頻散以及電流回滯效應，并提出用擴展的快速Id-Vg方法從柵氧缺陷態載流子響應的角度研究這些問題。為了將傳統的快速Id-Vg電路擴展到Ⅲ-Ⅴ MOSFETs類大器件的高頻測試，解決了三個主

5、要技術問題：1)高頻電路傳輸線阻抗匹配的問題；2)器件位移電流信號的誤差問題；3)高頻電路測試中電源匹配效應的問題。實驗測試器件采用Purdue大學制備的以ALD Al2O3為柵介質的InxGa1-xAs n型增強型場效應管。當Vgs=4 V、Vds=3v時，在柵長為0.4μm、氧化層Al2O3厚度為10 nm的InxGa1-xAs NMOSFET上發現了記錄性高的漏電流為1.05 A/mm。在擴展的快速Id-Vg測試平臺上，測試柵長為

6、2μm的ALDAl2O3/InxGa1-xAs NMOSFET器件，得到比直流電流大15％左右的本征電流，并發現無小于5 ns的柵氧缺陷的響應。經過深入研究計算得到InxGa1-xAs上ALD high-k柵氧缺陷態密度大約為3.43×1018 cm-3，低于多數high-k類材料的報道數值。高質量的ALD Al2O3柵介質也從材料特性方面驗證了ALD Al2O3/InGaAs NMOSFETs的超高電流特性。
　　 其次，受到

7、GaAs(111)A表面上費米能級非釘扎效應的啟發，研究制備了以ALD Al2O3為柵介質不同晶向的InP(InP(100)和InP(111)A)上NMOSFET’s器件。當Vgs=Vds=3V時，在柵長為1μm、氧化層Al2O3厚度為8 nm的Imp(111)A NMOSFET上發現了標志性高的電流為600μA/gm。在同樣的偏壓測試條件下，Inp(111)A上的最大電流比在InP(100)表面上測得的電流大3.5倍。常溫下測試研究了

8、InP NMOSFETs的主要問題--電流漂移。與InP(100)表面上明顯的電流漂移結果成鮮明對比，在InP(111)A表面上發現了幾乎為零的電流漂移特性。結合能帶圖提出了電荷中性位置平移(Charge Neutral Level shift)模型，成功解釋了Inp兩種晶向表面上電流大小以及漂移特性的巨大差異。此模型同樣適用于InGaAs和GaAs不同晶向表面上的器件特性差異。為了進一步理解Inp器件電流漂移特性的物理機制，測試研究了

9、從室溫高至175℃時器件電流漂移的溫度特性。采用兩層缺陷模型模擬計算得到的曲線與實驗測得的曲線吻合良好。并由此計算得到ALD Al2O3里邊界缺陷態密度為1.7×1019 cm-3，且大約在高于半導體表面導帶底68 meV的位置。
　　 另外，大多數的窄帶Ⅲ-Ⅴ族半導體材料由于具有超高電子傳輸特性而受到廣泛的關注。通過傳統的電容電壓(Capacitance-Voltage，CV)以及電導方法已經不能足夠準確表征其MOS電容的界面

10、態特性。針對其物理特點，提出采用溫度相關的電容電導方法研究high-k/InSb以及high-k/InAs系統。自搭建的測試平臺能夠滿足溫度低至10 K時器件的電容電壓和電導電壓信號測試。通過溫度相關的CV特性變化分析獲得半導體表面費米能級隨著柵電壓調制的移動狀況。由于低溫抑制了少數載流子的過多響應，在77 K下ALD Al2O3/InSb上測試到了類似SiO2/Si的高頻CV曲線--清晰的積累區、耗盡區以及反型區，計算出其禁帶中央的界

11、面缺陷態密度大約為4.14×1012/cm2-eV。同時，為了進一步擴展：Ⅲ-Ⅴ族半導體材料不同晶向上的研究，對ALD Al2O3/InAs(111)A和ALD Al2O3/InAs(100)也進行了從室溫低至50 K時的CV特性研究。結果證實當溫度為50 K時，在InAs(100)表面上費米能級是部分釘扎的，而InAs(111)A面上卻發現了較陡的CV調制特性，并且通過計算得到其界面缺陷態密度大約為2.42×1012/cm2-eV。計

12、算結果表明，與ALD high-k介質之間，InAs(111)表面上表現出比較好的界面特性。InAs不同晶向上的器件特性差異證實了電荷中性位置平移模型。
　　 以上工作均是有關Ⅲ-Ⅴ族NMOSFETs的系統研究。為了最終實現Ⅲ-ⅤCMOS技術，對Ⅲ-Ⅴ族PMOSFETs的研究也是同等重要的。由于大多數的Ⅲ-Ⅴ族半導體材料缺少優異的空穴傳輸特性，所以目前為止只有很少有文獻涉及此類研究。
　　 通過Ⅲ-Ⅴ族半導體材料空穴傳輸

13、特性以及電荷中性位置模型分析，選擇GaSb作為Ⅲ-Ⅴ PMOSFETs的溝道材料。實驗制備了以ALD Al2O3為柵介質的高電流性能的GaSb PMOSFETs。當Vgs=-4 V、Vds=-3V時，在柵長為0.75μm的MOSFETs上獲得了最大飽和電流為70 mA/mm。通過降低溫度預算的工藝優化，有效抑制了關態電流。比較計算了各種工藝條件下的界面態缺陷密度，從界面特性的角度驗證了工藝優化的結果。在ALD Al2O3柵介質研究的基礎

14、上，系統研究了以HfAlO為柵介質的p型GaSb MOS電容結構的CV特性。研究發現與Hf-first HfAlO薄膜相比，Al-first HfAlO薄膜具有較低的柵漏電流、積累區到耗盡區較陡的轉變以及積累區較小的電容頻散效應。通過溫度相關的電導方法和邊界缺陷分散模型計算了四種不同工藝條件下GaSb MOS電容結構的界面缺陷態密度Dit以及邊界缺陷態密度Nbt。發現淀積后退火工藝(Post Deposition Annealing，P

15、DA)工藝后的Al-firstHfAlO薄膜具有最小的Nbt，大約為4.5×1019cm-3，在GaSb價帶頂以下大概2.75eV處；無PDA工藝的Al-first HfAlO薄膜具有最小的Dit，大約為4×1012 cm-2eV-1。這些計算結果定量驗證了HfAlO/GaSb MOS電容結構的CV特性。另外，通過計算發現在HfAlO/GaSb系統上PDA工藝是界面質量和柵氧介質質量之間的折中選擇。根據工藝條件分析了PDA削弱界面質量的