高速電路饋電接地系統的電源完整性研究.pdf

1、近幾年來,大規模集成電路遵循Moore定律迅速地向高速度、高集成度和低電壓方向進展。目前CMOS工藝已達到32nm,并迅速向22nm邁進,而處理器時鐘頻率也已經超過3GHz。同時,系統級封裝技術的出現,促進了多芯片、多工藝系統級集成技術的發展,加速了系統集成度的提高,使電子產業逐漸向發展更快的超Moore定律邁進。然而這些技術的變革使得電子系統的電源完整性問題日益突出。電源完整性主要針對高速電路饋電接地網絡分析和設計,當芯片中的晶體管發

2、生同時開關行為時,會要求饋電網絡提供較大的輸入電流,并在饋電網絡上產生較大電壓降,影響芯片內部晶體管的開關時間,導致時序和穩定性問題。同時,電源噪聲還會和PCB或封裝中的信號線發生耦合,導致信號完整性問題。此外,電源噪聲在電源地平面間諧振,也會在邊界產生EMI效應,是主要的EMI噪聲產生源。隨著電子系統向高功耗和低電壓趨勢發展,電源饋電網絡設計變得更加困難,電源完整性問題已經成為高速電子系統設計的主要瓶頸。本文主要圍繞高速電路饋電接地系

3、統的頻域建模問題而展開。針對電源網絡中的電源地平面結構,嘗試分析和拓展前人已有的優秀方法,并在前人已有的方法基礎上,深入分析電源地平面自身的特點,提出了一種新的電源地平面建模方法,大大提高了計算效率和通用性。全文主要包括以下幾個方面的內容：論文第三章從解析方法入手介紹了本征模展開法和反向組合法。將反向組合法應用到本征模展開法中,并具體推導了圓形和矩形兩種孔隙結構的分析過程和相關公式,使得本征模展開法可以用于分析帶孔的電源接地平面對的阻抗

4、特性,最大幅度拓展解析方法的適用范圍。論文第四章在第三章基礎上,深入分析電源分配網絡本身的特點,發現無論是在PCB板還是在封裝結構中,電源地平面一個共同的特點就是平面中有大量的完整區域。這些區域本身面積較大,并且是完整的連接在一起的,內部沒有縫隙。電源地平面的這一特點使得它可以采用區別于一般不連續結構和互連線的建模方法。本章針對電源網絡本身的這一結構特點,提出了一種新的電源網絡建模方法。這種方法以矩形劃分和三角形網格劃分為基礎,用少量尺

5、寸比較大的矩形結構覆蓋電源平面的大部分面積,而其余的細小區域用三角形網格進行劃分。矩形結構采用矩形諧振腔解析模型進行建模,而三角形網格采用三角形集總元件模型進行分析。由于大部分區域由矩形覆蓋,這樣就可以發揮解析模型的優勢,減少存儲空間消耗和仿真時間,提高仿真效率。同時也能充分利用三角網格的特點,可以處理任意不規則結構并不引入純矩形柵格劃分時的階梯狀邊緣近似效應。本文不僅給出了基于最大矩形查找的劃分方法,還針對諧振腔模型的無限求和問題,采